KOBESOFT | 組み込み・IoT開発

プロセッサ・アーキテクチャ

命令セット（ISA）

CPUが理解する命令の体系。

概要

命令セットアーキテクチャ（ISA: Instruction Set Architecture）は、プロセッサが直接解釈・実行できる機械語命令の体系を定義した仕様です。命令の種類・エンコーディング・レジスタ構成・メモリアドレッシングモード・例外処理の動作など、ハードウェアとソフトウェアの境界面（インタフェース）を規定します。

ISAはソフトウェアから見た「プロセッサの仕様書」であり、同じISAに準拠していれば異なるベンダー・世代のプロセッサでも同じバイナリが動作します（バイナリ互換性）。例えば、1993年のPentiumで動くx86バイナリは現代のCore i9でも動作します。

組み込み開発でよく登場するISAとしては、ARM Cortex-Mが使うARMv6-M/ARMv7-M/ARMv8-M、ARM Cortex-Aが使うARMv7-A/ARMv8-A（AArch64）、RISC-VのRV32I/RV64I、XtensaのXtensa ISA、x86/x64などがあります。

歴史・背景

コンピュータの黎明期（1950〜60年代）は、各機種が独自の命令セットを持っており、機種が変わればプログラムを書き直す必要がありました。1964年にIBM System/360が「ISA」の概念を体系化——異なるハードウェア実装でも同一のプログラムが動くという設計思想を確立しました。

1970年代にはCISC（Complex Instruction Set Computer）が主流となりました。メモリが高価な時代、複雑な処理を1命令で記述できるリッチな命令セットが好まれました。Intel 8086（1978年）・Motorola 68000（1979年）がCISCの代表です。

1980年代に入るとDavid Patterson（UCバークレー）とJohn Hennessy（スタンフォード）が率いる研究からRISC（Reduced Instruction Set Computer）が登場。命令を単純化・固定長化してパイプライン処理を効率化するというアプローチで、MIPS・SPARC・ARMなどが生まれました。

2010年にUCバークレーがRISC-Vを公開し、オープンISAという概念が現実的な選択肢となりました。2023年にはISA設計の論文を書いたPatterson・Hennessyがチューリング賞（コンピュータ科学のノーベル賞）を受賞しています。

技術仕様

ISAの主要な分類

CISC（Complex Instruction Set Computer）

  • 可変長命令（1〜15バイト等）
  • メモリオペランドを直接演算できる
  • 複雑なアドレッシングモード
  • 代表: x86/x64、68000、VAX
  • マイクロコードで複雑命令を実装

RISC（Reduced Instruction Set Computer）

  • 固定長命令（通常32ビット）
  • ロードストアアーキテクチャ（演算はレジスタ間のみ）
  • シンプルなアドレッシングモード
  • 代表: ARM、RISC-V、MIPS、PowerPC
  • パイプライン処理に最適

VLIW（Very Long Instruction Word）

  • 複数の演算を1命令にパック
  • コンパイラが並列性を静的に決定
  • 代表: TI C6000 DSP、Itanium（IA-64）
  • DSP分野で使用

DSP向け特殊ISA

  • 積和演算（MAC）を1命令で実行
  • 飽和演算（オーバーフロー防止）
  • ビットリバース・モジュロアドレッシング
  • 代表: Texas Instruments TMS320、Analog Devices SHARC

命令エンコーディング

固定長エンコーディング（RISC-V RV32I例）

31      25 24  20 19  15 14  12 11  7 6     0
+---------+------+------+------+-----+-------+
|  funct7 |  rs2 |  rs1 |funct3|  rd |opcode | R型命令
+---------+------+------+------+-----+-------+
|    imm[11:0]   |  rs1 |funct3|  rd |opcode | I型命令
+----------------+------+------+-----+-------+

各フィールドが固定位置にあるため、デコーダ回路が単純になります。

可変長エンコーディング（x86例）

[プレフィックス(0〜4バイト)][オペコード(1〜3バイト)][ModRM][SIB][変位][即値]

x86は1〜15バイトの可変長で、デコードが複雑な代わりに高いコード密度を実現。

アドレッシングモード

代表的なアドレッシングモードの比較：

# レジスタ直接（全ISA共通）
ADD R0, R1, R2     ; R0 = R1 + R2

# 即値（全ISA共通）
ADDI R0, R1, #42  ; R0 = R1 + 42

# 間接（アドレスがレジスタに入っている）
LDR R0, [R1]      ; R0 = Mem[R1]

# ベース+オフセット
LDR R0, [R1, #8]  ; R0 = Mem[R1 + 8]

# PC相対（位置独立コードに重要）
LDR R0, [PC, #offset]  ; R0 = Mem[PC + offset]

# x86特有：ベース+インデックス×スケール+変位
MOV EAX, [EBX + ECX*4 + 16]  ; 配列アクセスに便利

ABI（Application Binary Interface）

ISAの上位概念としてABI（アプリケーションバイナリインタフェース）があります。ABIは以下を規定します：

  • 関数呼び出し規約（引数・戻り値のレジスタ/スタック配置）
  • レジスタの保存責任（caller-saved / callee-saved）
  • スタックフレームの構造
  • システムコール番号とインタフェース
  • データの型サイズとアラインメント
AAPCS（ARM 32bit ABI）関数呼び出し規約:
  引数: R0-R3（4つまで）、以降スタック
  戻り値: R0（またはR0-R1）
  Caller-saved: R0-R3, R12, LR
  Callee-saved: R4-R11, SP

System V AMD64 ABI（Linux x64）:
  引数: RDI RSI RDX RCX R8 R9（6つまで）、以降スタック
  戻り値: RAX（またはRAX+RDX）
  Caller-saved: RAX RCX RDX RSI RDI R8-R11
  Callee-saved: RBX RBP R12-R15

動作原理

フェッチ・デコード・実行サイクル

CPUはISAに従って次の手順で命令を処理します：

1. フェッチ（IF: Instruction Fetch）
   PC（プログラムカウンタ）のアドレスからメモリ/キャッシュを読み込む

2. デコード（ID: Instruction Decode）
   機械語をオペコード・レジスタ番号・即値などのフィールドに解析

3. 実行（EX: Execute）
   ALU・FPU・AGUなどが演算を実行

4. メモリアクセス（MEM: Memory Access）
   ロード/ストア命令の場合にデータキャッシュにアクセス

5. ライトバック（WB: Write Back）
   演算結果をレジスタに書き込む

パイプラインはこの5ステージを並行実行します。

命令セット拡張の仕組み

ISAは後方互換性を保ちながら拡張されます：

x86の拡張例:
1978: 8086（16bit基本命令）
1985: 80386（32bit IA-32）
1997: MMX（64bit SIMD）
1999: SSE（128bit SIMD）
2003: EM64T/AMD64（64bit AArch64拡張）
2008: SSE4.2（文字列処理等）
2011: AVX（256bit SIMD）
2013: AVX2（整数256bit）
2017: AVX-512（512bit SIMD）

新しい機能はCPUID命令で確認してから使うのが安全です：

#include <cpuid.h>

// AVX2サポート確認
unsigned int eax, ebx, ecx, edx;
__cpuid_count(7, 0, eax, ebx, ecx, edx);
bool has_avx2 = (ebx >> 5) & 1;

用途・ユースケース

組み込み向けISA選択

ユースケース推奨ISA理由
低消費電力センサーARMv6-M（Cortex-M0+）・RISC-V RV32IM小面積・低電力
RTOSマイコンARMv7-M（Cortex-M4）・RV32IMACDSP・FPU・エコシステム
組み込みLinuxARMv8-A（Cortex-A53）・RV64GCMMU・64bit
産業PCx86-64Windows互換・エコシステム
信号処理TI C6000（VLIW DSP）MAC命令・並列実行
カスタムアクセラレータXtensa（TIE）・RISC-V（カスタム拡張）アプリ最適化

バイナリ互換性の活用

# ARMv7からARMv8（AArch64）への移行
# 32bitバイナリは64bit Linuxでもそのまま動作（multiarchサポート）
dpkg --add-architecture armhf
apt-get install libc6:armhf

# QEMU emuでクロスISAエミュレーション
qemu-arm-static ./armhf_binary  # x64マシンでARMバイナリ実行

実装・開発のポイント

コンパイラとISA指定

# GCCでのISA指定例

# ARMv7-M（Cortex-M4）向け
arm-none-eabi-gcc -mcpu=cortex-m4 -mthumb -mfpu=fpv4-sp-d16 -mfloat-abi=hard

# RISC-V RV32IMAC向け
riscv64-unknown-elf-gcc -march=rv32imac -mabi=ilp32

# x86-64、AVX2有効
gcc -march=haswell -mtune=haswell

# ARM Cortex-A53（AArch64）
aarch64-linux-gnu-gcc -march=armv8-a+crc -mtune=cortex-a53

アセンブリとC言語の混在

// インラインアセンブリ（GCC拡張、ARMv7-M）
static inline uint32_t arm_clz(uint32_t x) {
    uint32_t result;
    __asm volatile ("clz %0, %1" : "=r"(result) : "r"(x));
    return result;
}

// コンパイラ組み込み関数（ISA抽象化）
#include <arm_math.h>
arm_dot_prod_f32(pSrcA, pSrcB, blockSize, &result);  // CMSIS-DSP

ISA対応バイナリの確認

# ELFバイナリのアーキテクチャ確認
file firmware.elf
# 出力例: ELF 32-bit LSB executable, ARM, EABI5 version 1 (SYSV)

# readelfで詳細確認
readelf -h firmware.elf | grep -E "Machine|Class|Data"

他技術との比較

RISC vs CISC（現代的な視点）

現代の高性能プロセッサでは、RISC/CISCの境界は曖昧です。Intel x86（CISC）は内部でµopに変換してRISCと同様に実行し、ARMのハイエンドコアは複雑なOoO実行エンジンを持ちます。実際の性能・電力効率の差は設計の巧みさと製造プロセスによるところが大きく、ISAの分類そのものよりも実装の質が重要です。

ISA vs マイクロアーキテクチャ

ISAは「何をできるか（命令仕様）」を定義し、マイクロアーキテクチャは「どう実装するか（パイプライン・キャッシュ構成等）」を定義します。同じARMv8-A ISAでも、Cortex-A53とApple M2では性能が10倍以上異なります。組み込み開発者はISAだけでなく、対象マイクロアーキテクチャ（コアの実際の性能特性）を理解することが重要です。

関連用語

ARM Cortex-M ARM Cortex-A RISC-V Xtensa x86 / x64 ビット幅（8/16/32/64bit） パイプライン FPU（浮動小数点演算器） DSP（デジタル信号処理）

参考リンク

RISC-V ISA仕様書 ARM Architecture Reference Manual Intel Software Developer Manuals
用語辞典トップへ戻る